基于FPGA的HDLC通信模塊的實(shí)現(xiàn)

基于FPGA的HDLC通信模塊的實(shí)現(xiàn)
摘要：本文設(shè)計(jì)了一種基于FPGA的HDLC通信模塊，并在FPGA上成功實(shí)現(xiàn)功能。HDLC（High Level Data Link Control）協(xié)議是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一，它是面向比特的高級(jí)數(shù)據(jù)鏈路控制規(guī)程，具有差錯(cuò)檢測(cè)功能強(qiáng)大、高效和同步傳輸?shù)奶攸c(diǎn)。
HDLC是面向位的，這意味著數(shù)據(jù)是一位一位地監(jiān)控的，傳輸?shù)臄?shù)據(jù)以二進(jìn)制數(shù)據(jù)組成，不存在任何特殊的控制代碼，但幀中的信息包含了控制和響應(yīng)命令。HDLC支持全雙工傳輸，在同一時(shí)刻，數(shù)據(jù)在兩個(gè)方向上傳輸，導(dǎo)致了較高的吞吐率。HDLC適合于點(diǎn)對(duì)點(diǎn)和多點(diǎn)（多路播送或一對(duì)多）連接。HDLC的子集被用來(lái)向X．25、ISDN和幀中繼網(wǎng)提供信令和控制數(shù)據(jù)鏈路.
全部設(shè)計(jì)采用Verilog HDL語(yǔ)言描述，所有模塊設(shè)計(jì)都通過(guò)了驗(yàn)證。FPGA即現(xiàn)場(chǎng)可編程門陣列,可以反復(fù)編程，能夠兼顧速度和靈活性，并能多路并行處理，實(shí)時(shí)性能能夠預(yù)測(cè)和仿真。因其設(shè)計(jì)簡(jiǎn)單靈活，易于修改，適合中小批量通信產(chǎn)品的設(shè)計(jì)。在QuartusⅡ5.1實(shí)現(xiàn)多路HDLC電路的設(shè)計(jì)。
關(guān)鍵詞：HDLC; 現(xiàn)場(chǎng)可編程門陣列; Verilog HDL語(yǔ)言; 數(shù)據(jù)通信
The Design of HDLC Communication
Module Based on FPGA
Abstract：This paper designs a HDLC communication module based on FPGA (Field-programmable gate array), and achieves the function successfully. HDLC（HighLevel Data Link Control） protocol is one of the most widely used protocols in communication field. It has powerful mistake checking ability and high efficiency. It is bit-oriented and of synchronization transmission.
HDLC is bit-oriented, it means data is monitored bit by bit. Data transmitted is in the form of binary system, not any control code special. But the information in the frame includes control and response commands.

【基于FPGA的HDLC通信模塊的實(shí)現(xiàn)】相關(guān)文章：

基于FPGA的TS201 linkport數(shù)據(jù)通信設(shè)計(jì)與實(shí)現(xiàn)04-18

基于FPGA的TS over lP的設(shè)計(jì)與實(shí)現(xiàn)07-01

基于FPGA的數(shù)字鎖相環(huán)設(shè)計(jì)實(shí)現(xiàn)07-24

利用Verilog HDL實(shí)現(xiàn)基于FPGA的分頻方法09-02

基于FPGA實(shí)現(xiàn)FIR濾波器的研究05-23

基于Cyclone系列FPGA的1024點(diǎn)FFT算法的實(shí)現(xiàn)09-30

基于FPGA的指紋特征點(diǎn)集匹配的設(shè)計(jì)與實(shí)現(xiàn)09-17

基于FPGA的IPV6數(shù)字包配置實(shí)現(xiàn)09-22

基于802.11a的OFDM系統(tǒng)同步算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)08-06