用SoC實現(xiàn)視頻圖形引擎功能的研究

摘要：結(jié)合實際方案對目前國內(nèi)研究熱點的SoC設(shè)計進行一些討論，主要對系統(tǒng)集成、算法與系統(tǒng)芯片結(jié)構(gòu)、可測試性設(shè)計等方面進行一些相關(guān)探討。采用基于Altera的SOPC系統(tǒng)級芯片XA10，實現(xiàn)圖形引擎功能；利用SoC平臺化設(shè)計，以達到快速進入SoC設(shè)計領(lǐng)域的目的；希望從用戶角度入手，逐步深入SoC的IP集成特性和AMBA技術(shù)以及軟硬件聯(lián)合設(shè)計等。

引言

目前，國際上幾乎所有的半導(dǎo)體廠商及其相關(guān)領(lǐng)域的高科技公司都在進軍SoC及其應(yīng)用產(chǎn)品市場，像Atmel、Xilinx、Altera、Triscend、IDT、Genesis、Cygnal、Cypress等；而國內(nèi)，由于在原來分立標準器件的IC設(shè)計時代處于落后的狀況，因此迫切希望在IC設(shè)計的第3次革命來臨的時期趕上來。但是由于國內(nèi)基礎(chǔ)薄彈，工藝線缺乏，目前所做的研究，以偏于理論性的研究和構(gòu)架的居多，而實際研究經(jīng)驗相對較少�？删幊滔豢膳渲肧oC技術(shù)的出現(xiàn)，使我們有機會進入構(gòu)造芯片技術(shù)結(jié)構(gòu)的領(lǐng)域。因此我們迫切要做的事就是，從事實際SoC應(yīng)用產(chǎn)品的開發(fā)研制，進行電子信息產(chǎn)品核心SoC技術(shù)研制開發(fā)與實現(xiàn)。在這些研究實際工作中，逐步深入開展關(guān)于SoC的EDA工具算法研究與實現(xiàn)以及SoC核心技術(shù)IP的研究與實現(xiàn)。而目前可編程的SoC芯片及其開發(fā)平臺都提供了較理想的SoC技術(shù)應(yīng)用的開發(fā)工具套件。這些套件具有了一般的編譯、仿真、調(diào)試及驗證功能，同時還針對不同的應(yīng)用，提供了豐富的IP軟核。因此，借助這些工具和芯片所提供的技術(shù)和方法，可很容易進入SoC設(shè)計的應(yīng)用領(lǐng)域。同時，系統(tǒng)集成可以說是SoC設(shè)計的真正意義所在和主要設(shè)計瓶頸。因此，我們針對實際應(yīng)用的設(shè)計策略是，一開始就從系統(tǒng)方面考慮（當然在真正的SoC設(shè)計中必須考慮很多工藝集成的問題，但主要可以靠IP及代工支持來完成），進行一些實際SoC應(yīng)用項目設(shè)計研究探索。

1 SoC平臺的概念及意義

SoC設(shè)計最主要的一個支撐技術(shù)是超深亞微米IC設(shè)計技術(shù)。可以說，它具有專用集成電路ASIC設(shè)計的復(fù)雜程度，但又和ASIC不完全一樣。它是以超深亞微米IC設(shè)計技術(shù)為基礎(chǔ)，是建立在超深亞微米IC設(shè)計技術(shù)上的系統(tǒng)級設(shè)計，是從半導(dǎo)體工程師到電子系統(tǒng)整機工程師的轉(zhuǎn)手。要實現(xiàn)這一轉(zhuǎn)變，就必須要有SoC平臺和EDA的支持（并且現(xiàn)在合同外包，代加工業(yè)發(fā)展迅速，IP新經(jīng)濟模式等無不順應(yīng)了這一轉(zhuǎn)變需求）。

我們要想快速地進入SoC設(shè)計行業(yè)就必須從這兩個角度入手。目前，SoC平臺主要有CSOC、SOPC、EPGA等。為了進一步明確SoC平臺的概念，有必要首先搞清楚SoC的內(nèi)涵和外延。我們知道，SoC的內(nèi)涵和外延很自然地必須包括：實現(xiàn)復(fù)雜系統(tǒng)功能的VLSI；采用超深亞微米工藝技術(shù)；使用1個或數(shù)個嵌入式CPU或DSP；具有外部對芯片編程的能力。根據(jù)這些基本的外延，很自然地可得到SoC平臺的一些概念。其中CSOC稱為可配置系統(tǒng)級芯片，一般包括1個處理內(nèi)核、可編程邏輯陣列和其它一些通用組成部件。其應(yīng)用主要以芯核為主。SOPC則可以是全部的虛據(jù)點核加上FPGA模塊，像Altera的NIOS內(nèi)核模塊，而EPGA則是以FPGA為主的SoC平臺。這3者都符合SoC的外延概念。都可以說是SoC的開發(fā)設(shè)計平臺。這一市場中競爭的公司主要包括：Atmel、Quicklogic、Chameleon、Altera、Xilinx和Lucent等。利用這些現(xiàn)有的SoC平臺，SoC芯片不僅可以具有靈活編程的優(yōu)點，同時又具備系統(tǒng)芯片集成度高和價格低廉的優(yōu)勢。表現(xiàn)為：縮短開發(fā)的周期，減少開發(fā)費用；避免成本高昂的掩膜變更為重新投片；實現(xiàn)基于平臺的設(shè)計；允許設(shè)計人員快速、低成本適應(yīng)標準的變化、或增加面向特定或應(yīng)用定制的功能塊；在制造和質(zhì)量控制過程中，允許軟硬件驗證協(xié)同進行；允許采用同一套掩膜設(shè)計多個不同功能的產(chǎn)品；允許將風險較大的元件設(shè)計到EPGA中，讓某些功能在設(shè)計完成后才予以定型；在生產(chǎn)階段改變產(chǎn)品特性或功能以延長產(chǎn)品壽命；容許在低端標準芯片中集成高端標準FPGA的功能，從而獲得高利潤。這種基于平臺的設(shè)計，可以使設(shè)計人員僅僅通過制造工藝與內(nèi)核的接口來局部地關(guān)心制造工藝，而對內(nèi)核予以更多的關(guān)注。軟硬件的協(xié)同可編程性，可以使設(shè)計人員更關(guān)注內(nèi)核功能的設(shè)計，如對內(nèi)核接口進行標記，而不必關(guān)注制造工藝和硬件診斷，這就更符合系統(tǒng)設(shè)計的目標和要求。

過去，SoC項目設(shè)計必須需要20人以上的工程師團階，而現(xiàn)在由于軟件工具和半導(dǎo)體技術(shù)，以及各個大公司所做的工作，使我們可以用一個很精簡的團階進行SoC設(shè)計；而且SoC設(shè)計一般都是基于FPGA、微處理器和存儲器結(jié)構(gòu)的，使得我們完全可以在SoC平臺上進行SoC的初步設(shè)計。

2 研究開展

根據(jù)現(xiàn)有的IC設(shè)計水平和基礎(chǔ)設(shè)施以及資金情況，必須很好地規(guī)劃我們的SoC設(shè)計策略。就研究的形式而言，首先必須是基于平臺的SoC設(shè)計，其次必須是應(yīng)用引導(dǎo)為主的SoC設(shè)計，再次必須是多芯核片上總線的SoC設(shè)計，最后必須是以專用技術(shù)核心為主的IP式SoC設(shè)計。在研究過程中，必須利用好自己專用化的原有技術(shù)，達到滿足自己系統(tǒng)要求的目標；同時結(jié)合實際項目的研究，根據(jù)“Today's PCB is tomorrow ASIC.”的經(jīng)驗，借鑒PCB時代的系統(tǒng)集成設(shè)計概念，進行SoC系統(tǒng)集成的研究實踐。也就是說，首先是一個以系統(tǒng)集成應(yīng)用的研究為主，然后逐步摸索SoC及EDA設(shè)計方法學(xué)和深化開展自主IP技術(shù)的過程中。而就研究的工程管理來說，有必要結(jié)合SoC的新概念設(shè)計，進行實際應(yīng)用的再工程設(shè)計過程和比較性設(shè)計。這幾點都是在進行SoC研究計劃中所考慮的因素。

3 方案具體組成

根據(jù)前面平臺設(shè)計的概念，我們采用的SoC為初步定型產(chǎn)品XA10。它具惡JTAG接口、PLL時鐘、UART接口、計數(shù)器、看門狗、擴展存儲器接口、中斷控制器、調(diào)試測試跟蹤器、256KB皂SRAM、128KB皂DPRAM、APEX20K多芯FPGA嚓錫及ARM922T核處理器等。初始皂系統(tǒng)芯片構(gòu)成如圖1所示。

由于塔SoC設(shè)計時，很多時候是一個算法與芯片結(jié)構(gòu)、軟硬件結(jié)合的系統(tǒng)設(shè)計，因此，完全有必要針對視頻圖形引擎的應(yīng)用，結(jié)合邏輯組成框圖來討論這一問題。在視頻流處理中，數(shù)據(jù)傳輸和處理是兩個影響性能的關(guān)鍵部分（在視頻圖形